요약메모리 장치는, 전하가 채워진 상태가 제1 값으로 정의되고, 전하가 비워진 상태가 제2 값으로 정의되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 및 에러 정정 코드 회로를 포함하고, 상기 에러 정정 코드 회로는 신경망 연산을 위한 부호 있는 정수형(integer)의 복수의 가중치들을 포함하는 가중치 데이터에서, 제1 값의 사인 비트(Sign bit)를 가지며 상대적으로 다수의 가중치들이 분포된 제1 구간에 포함되는 가중치들이 제2 값의 사인 비트를 갖도록 상기 복수의 가중치들을 변환하며, 상기 변환된 가중치들을 포함하는 변환 가중치 데이터에서, 상기 변환된 가중치들의 비트 레벨에 따라 정해지는 비트 그룹들에 서로 다른 강도의 에러 정정 코드들을 적용함으로써 제1 패리티를 생성하고, 상기 가중치 데이터에 제1 패리티를 부가함으로써 가중치 코드워드를 생성한다.
