• 요약 본 개시는 전기적 특성 및 신뢰성이 향상된 반도체 메모리 장치를 제공할 수 있다. 반도체 메모리 장치는 셀 기판, 셀 기판 상에 제1 방향으로 교대로 적층된 복수의 몰드 절연층 및 복수의 게이트 전극을 포함하는 몰드 구조체 및 몰드 구조체를 관통하고, 제1 방향으로 연장되는 채널 구조체를 포함하고, 채널 구조체는 반도체 패턴 및 복수의 게이트 전극과 반도체 패턴 사이에 반도체 패턴으로부터 순차적으로 배치되는 계면층, 산화물 반도체층, 강유전체층 및 유전체층을 포함할 수 있다.
  • 대표 도면
  • 심판 위험 분석 심판 이력 없음
  • 청구항 전체

    탭을 클릭하면 로딩됩니다...

  • 인용문헌

    탭을 클릭하면 로딩됩니다...

  • 패밀리특허

    탭을 클릭하면 로딩됩니다...

  • 권리이전 이력

    탭을 클릭하면 로딩됩니다...

  • 전략기술 분류 반도체·디스플레이
    A1

  • 특허 강도 지표
    10
    청구항
    0
    인용
    0
    패밀리

  • 출원번호 10-2025-0122586 KIPRIS
  • 출원일 2025-08-29
  • 공개번호 10-2025-0136788
  • 공개일 2025-09-16
  • 등록번호
  • 등록일

  • 현재 상태 공개

  • IPC 코드 H10B 51/20; H10B 51/30; H10B 51/10; H10D 30/69; H10D 30/67

  • 대리인 김준식; 안제성; 김한솔; 임지홍; 서영민; 김세환
  • 심사관

  • 원문 보기 KIPRIS 원문

  • AI 요약서