요약본 발명은 박막 트랜지스터 기반 SNN 회로 및 제조 방법에 관한 것으로서, 보다 상세하게는 시냅틱 박막 트랜지스터들에 공통으로 연결된 박막 트랜지스터 로드로 구성되는, 시냅틱 패스-트랜지스터의 병렬 연결구조로 가중치의 자가 정규화(Synaptic Scaling)와 여러 개의 시냅스에 대해 발화 신호에 따른 역전파 신호를 동시에 전달하여 시간차 입력에 따른 가중치 조절(STDP: Spike Timing Dependent Plasticity)이 가능하게 하는 박막 트랜지스터 기반 SNN 회로 및 제조 방법에 관한 것으로, 박막 시냅틱 어레이로 구성하며 일정 거리(D) 만큼 떨어진 한 쌍의 뉴런 모방 박막 소자;와 공통 패스트랜지스터 로드의 활성화층(active layer)을 공유하는 박막 시냅틱 어레이 병렬로 연결된 시냅스어레이;와 시냅스어레이와 병렬로 연결되어 전압 단자를 공유하는 공통 패스 트렌지스터 어레이 구조이며, 박막 시냅틱 어레이의 소스 전압 단자에 역전파를 전달하는 세포체어레이;를 포함한다.
