요약본 발명은 가변 저항 메모리 소자 및 그 제조 방법에 관한 것으로, 제1 방향으로 연장되는 제1 도전 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장되고 상기 제1 방향으로 이격되는 한 쌍의 제2 도전 라인들 사이에 제공되는 셀 구조체를 포함하고, 상기 셀 구조체는 상기 제1 도전 라인 상의 하부 전극, 상기 하부 전극의 상부면과 접하고 상기 제1 방향으로 연장하는 바닥부 및 상기 바닥부의 상기 ,제1 방향의 양 단부에서 각각 상향 연장되는 기둥부들을 포함하는 가변 저항 패턴, 각각의 상기 기둥부들 상에 적층되는 중간 전극, 스위칭 패턴 및 상부 전극 및 상기 기둥부들의 외측벽 상에 각각 구비되는 스페이서들을 포함하되, 상기 하부 전극의 양 단부는 각각 상기 한 쌍의 제2 도전 라인들과 수직적으로 중첩되고, 상기 스페이서들은 상기 하부 전극의 양 단부 상에 각각 배치되고, 상기 하부 전극의 상부면과 접하는 가변 저항 메모리 소자를 제공한다.
대표 청구항제1 방향으로 연장되는 제1 도전 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장되고 상기 제1 방향으로 이격되는 한 쌍의 제2 도전 라인들 사이에 제공되는 셀 구조체를 포함하고, 상기 셀 구조체는: 상기 제1 도전 라인 상의 하부 전극; 상기 하부 전극의 상부면과 접하고 상기 제1 방향으로 연장하는 바닥부 및 상기 바닥부의 상기 제1 방향의 양 단부에서 각각 상향 연장되는 기둥부들을 포함하는 가변 저항 패턴; 각각의 상기 기둥부들 상에 적층되는 중간 전극, 스위칭 패턴 및 상부 전극; 및 상기 기둥부들의 외측벽 상에 각각 구비되는 스페이서들을 포함하되, 상기 하부 전극의 양 단부는 각각 상기 한 쌍의 제2 도전 라인들과 수직적으로 중첩되고, 상기 스페이서들은 상기 하부 전극의 양 단부 상에 각각 배치되고, 상기 하부 전극의 상부면과 접하는 가변 저항 메모리 소자.
