요약본 발명은 교대로 적층된 희생막들 및 절연막들을 포함하는 임시 적층 구조체 내부에 채널 홀을 형성하는 단계, 상기 채널 홀 내부에 강유전체 막을 형성하는 단계, 상기 강유전체막의 내측벽 상에 스트레스 제어막을 형성하는 단계, 상기 스트레스 제어막의 내측벽 상에 냉각 공정을 수행하는 단계, 상기 냉각 공정이 수행된 이후 상기 스트레스 제어막의 적어도 일부를 제거하는 단계, 상기 강유전체막 상에 수직 채널막 및 수직 반도체 막을 순차적으로 형성하여 수직 구조체를 형성하는 단계, 임시 적층 구조체에서 상기 희생막들을 제거하고 게이트 전극들을 형성하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
대표 청구항교대로 적층된 희생막들 및 절연막들을 포함하는 임시 적층 구조체 내부에 채널 홀을 형성하는 단계; 상기 채널 홀 내부에 강유전체 막을 형성하는 단계; 상기 강유전체막의 내측벽 상에 스트레스 제어막을 형성하는 단계; 상기 스트레스 제어막의 내측벽 상에 냉각 공정을 수행하는 단계; 상기 냉각 공정이 수행된 이후 상기 스트레스 제어막의 적어도 일부를 제거하는 단계; 상기 강유전체막 상에 수직 채널막 및 수직 반도체 막을 순차적으로 형성하여 수직 구조체를 형성하는 단계; 임시 적층 구조체에서 상기 희생막들을 제거하고 게이트 전극들을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
