요약정보 수신부가, 송신단측 이진 비트키에 기초하여 생성된 송신 신호를 송신단으로부터 수신하는 단계, 오류 산출부가, 송신 신호, 미리 저장된 수신단측 이진 비트키 및 기설정된 패리티 체크 행렬(Parity Check Matrix) 중 적어도 하나에 기초하여 송신단측 이진 비트키와 수신단측 이진 비트키 상호 간의 차이를 나타내는 이진 비트 오류를 산출하는 단계 및 이진 비트키 추정부가, 수신단측 이진 비트키 및 이진 비트 오류에 기초하여 송신단측 이진 비트키를 추정하는 단계를 포함하는, 연속 변수 양자키 분배의 정보 조정을 위한 이진 비트키 추정 방법 및 이를 위한 장치에 관한 것이다.
