• 요약 본 발명의 일 실시예는, 회로 기판; 상기 회로 기판 상에 실장되는 반도체 칩; 상기 회로 기판 상에서 상기 반도체 칩의 주위에 배치되는 방열 부재; 및 상기 반도체 칩과 상기 방열 부재 사이에 배치되며, 절연성 수지체와, 상기 절연성 수지체 내에서 상변화 금속 입자들이 상호 연결되도록 배열된 연결 구조체를 갖는 열 전달 부재;를 포함하고, 상기 상변화 금속 입자들의 연결 구조체는 상기 반도체 칩의 표면과 상기 방열 부재의 표면에 각각 접촉하며 상기 반도체 칩으로부터 발생된 열을 상기 방열 부재로 전달하는 열전달 경로를 제공하는 반도체 패키지를 제공한다.
  • 대표 도면
  • 심판 위험 분석 심판 이력 없음
  • 청구항 전체

    탭을 클릭하면 로딩됩니다...

  • 인용문헌

    탭을 클릭하면 로딩됩니다...

  • 패밀리특허

    탭을 클릭하면 로딩됩니다...

  • 권리이전 이력

    탭을 클릭하면 로딩됩니다...

  • 전략기술 분류 반도체·디스플레이
    A1

  • 특허 강도 지표
    10
    청구항
    0
    인용
    1
    패밀리

  • 출원번호 10-2022-0154819 KIPRIS
  • 출원일 2022-11-17
  • 공개번호 10-2024-0072807
  • 공개일 2024-05-24
  • 등록번호
  • 등록일

  • 현재 상태 출원공개

  • IPC 코드 H10W 40/73; H10W 40/25; H05K 1/18; H10W 40/22; H10W 70/00; H10W 70/60

  • 대리인 특허법인씨엔에스(유)
  • 심사관

  • 원문 보기 KIPRIS 원문