• 요약 본 기술에 의한 코딩 회로는 입력 데이터와 입력 데이터에 패리티 생성 행렬을 적용하여 생성된 패리티를 연접하여 입력 코드워드를 생성하는 인코더 회로; 및 출력 코드워드를 패리티 생성 행렬에 적용하여 생성된 신드롬을 이용하여 출력 코드워드에 포함된 다수의 기호 중 두 기호에서 각각 1비트의 오류가 발생한 경우에 대응하는 경계를 벗어난 2비트 오류를 탐지 및 정정하는 디코더 회로를 포함한다.
  • 대표 도면
  • 심판 위험 분석 심판 이력 없음
  • 청구항 전체

    탭을 클릭하면 로딩됩니다...

  • 인용문헌

    탭을 클릭하면 로딩됩니다...

  • 패밀리특허

    탭을 클릭하면 로딩됩니다...

  • 권리이전 이력

    탭을 클릭하면 로딩됩니다...

  • 전략기술 분류 사이버보안
    A1

  • 특허 강도 지표
    16
    청구항
    0
    인용
    2
    패밀리

  • 출원번호 10-2023-0166841 KIPRIS
  • 출원일 2023-11-27
  • 공개번호 10-2025-0079560
  • 공개일 2025-06-04
  • 등록번호
  • 등록일

  • 현재 상태 출원공개

  • IPC 코드 H03M 13/15; H03M 13/37; H03M 13/00; G11C 29/42

  • 대리인 김선종
  • 심사관

  • 원문 보기 KIPRIS 원문