요약개시된 발명의 트랜지션 속도가 개선된 전류 모드 로직 회로는 입력 전압과 연결되는 제1트랜지스터, 반전 입력 전압과 연결되는 제2트랜지스터, 일 단이 상기 제1트랜지스터의 드레인 노드와 연결되고, 캐스코드 입력 전압과 연결되는 제3트랜지스터, 일 단이 상기 제2트랜지스터의 드레인 노드와 연결되고, 캐스코드 반전 입력 전압과 연결되는 제4트랜지스터, 상기 제1트랜지스터의 게이트 노드와 상기 제4트랜지스터의 게이트 노드의 사이에 배치되는 제1 증폭기 및 상기 제2트랜지스터의 게이트 노드와 상기 제3트랜지스터의 게이트 노드의 사이에 배치되는 제2증폭기를 포함할 수 있다.
