• 요약 본 발명의 마찰대전소자는 음대전체와, 상기 음대전체와 소정의 간격으로 이격되어 설치되는 양대전체와, 상기 음대전체와 양대전체 사이의 간격을 유지하는 스페이서와, 상기 음대전체와 양대전체의 마찰에 의해 음대전체에 생성된 전하를 인출하는 음전극과, 상기 음대전체와 양대전체의 마찰에 이해 양대전체에 생성된 전자를 인출하는 양전극과, 상기 음전극과 양전극에서 인출된 전하를 저장하는 전하 저장부를 포함하고, 상기 음대전체와 양대전체 사이의 간격에 형성된 공간이 외부와 밀폐된 것을 특징으로 한다.
  • 대표 도면
  • R&D 프로젝트 지자체-대학 협력기반지역혁신사업
  • 심판 위험 분석 심판 이력 없음
  • 청구항 전체

    탭을 클릭하면 로딩됩니다...

  • 인용문헌

    탭을 클릭하면 로딩됩니다...

  • 패밀리특허

    탭을 클릭하면 로딩됩니다...

  • 권리이전 이력

    탭을 클릭하면 로딩됩니다...

  • 전략기술 분류 사이버보안
    A1

  • 특허 강도 지표
    6
    청구항
    16
    인용
    0
    패밀리

  • 출원번호 10-2024-0038539 KIPRIS
  • 출원일 2024-03-20
  • 공개번호 10-2025-0141477
  • 공개일 2025-09-29
  • 등록번호
  • 등록일

  • 현재 상태 공개

  • IPC 코드 H02N 1/04; H02N 2/18; G01L 9/00; H10N 30/30; G09F 9/33

  • 대리인 이성하; 곽현규
  • 심사관

  • 원문 보기 KIPRIS 원문