• 요약 본 발명은 반도체 패키징용 정렬 장치 및 그 방법에 관한 것으로, 상기 반도체 패키징용 정렬 장치는, 복수의 반도체 칩들에 방사선을 조사하는 방사선원, 상기 방사선원의 적어도 일부와 결합되어, 상기 방사선원의 회전을 야기하는 헤드, 상기 복수의 반도체 칩들을 투과한 상기 방사선을 검출하는 방사선 센서, 상기 방사선 센서에 의해 획득된 검출 정보에 기반하여, 상기 복수의 반도체 칩들을 정렬하여(by aligning) 접합하는 정렬부, 및 상기 방사선원, 상기 헤드, 상기 방사선 센서, 상기 정렬부, 또는 이들의 어느 조합 중의 적어도 하나를 제어하는 프로세서를 포함하고, 상기 프로세서는, 상기 복수의 반도체 칩들 중 상기 헤드의 적어도 일부에 결합된 제1 반도체 칩을 식별한 것에 기반하여, 상기 복수의 반도체 칩들 중 상기 제1 반도체 칩과 결합하기 위한 제2 반도체 칩을 식별하고, 상기 헤드, 상기 정렬부, 또는 이들의 어느 조합 중의 적어도 하나를 제어하여, 상기 제1 반도체 칩에
  • 대표 도면
  • R&D 프로젝트 한국원자력연구원연구운영비지원(주요사업비)
  • 심판 위험 분석 심판 이력 없음
  • 청구항 전체

    탭을 클릭하면 로딩됩니다...

  • 인용문헌

    탭을 클릭하면 로딩됩니다...

  • 패밀리특허

    탭을 클릭하면 로딩됩니다...

  • 권리이전 이력

    탭을 클릭하면 로딩됩니다...

  • 전략기술 분류 반도체·디스플레이
    A1

  • 특허 강도 지표
    12
    청구항
    17
    인용
    0
    패밀리

  • 출원번호 10-2024-0141332 KIPRIS
  • 출원일 2024-10-16
  • 공개번호 10-2025-0165986
  • 공개일 2025-11-27
  • 등록번호
  • 등록일

  • 현재 상태 공개

  • IPC 코드 H10W 29/00; H10W 46/00; H10W 70/40

  • 대리인 특허법인태평양
  • 심사관

  • 원문 보기 KIPRIS 원문