요약본 발명은 박막 트랜지스터 기반 SNN의 회로적 구조에 관한 것으로서, 보다 상세하게는 시냅틱 박막 트랜지스터들에 공통으로 연결된 박막 트랜지스터 로드로 구성되는, 시냅틱 패스-트랜지스터의 병렬 연결구조로 가중치의 자가 정규화(Synaptic Scaling)와 여러 개의 시냅스에 대해 발화 신호에 따른 역전파 신호를 동시에 전달하여 시간차 입력에 따른 가중치 조절(STDP: Spike Timing Dependent Plasticity)이 가능하게 하는 박막 트랜지스터 기반 SNN의 회로적 구조에 관한 것으로, N개의 박막 트랜지스터가 병렬로 연결된 시냅틱 트랜지스터 회로부와 공통 패스트랜지스터 로드가 연결되어, 시냅틱 트랜지스터 회로부의 출력 전압 범위를 일정하게 유지하는 시냅틱패스트랜지스터부; 시냅틱패스트랜지스터부에서 출력되는 출력 신호에 따라 발화 신호를 출력하는 출력회로부; 출력회로부에서 출력된 발화 신호를 입력으로 하여, 시냅틱 트랜지스터 회로부에 전달되는 역전파 신호를 제공하는 역전파생성트랜지스터부;를 포함한다.
