• 기술 세부내용 본 발명은 소스 전극 및 드레인 전극과 산화물 반도체층 사이의 접촉 저항을 감소시킬 수 있는 산소면적밀도 조절 기술이 적용된 소스와 드레인 컨택의 금속-유전층-반도체 구조를 갖는 산화물 반도체 트랜지스터 및 그 제조 방법에 관한 것입니다. 본 발명은 산화물 반도체층의 국부적인 도핑 농도를 증가시키는 기능층을 포함함으로써 접촉 저항이 감소된 산화물 반도체 트랜지스터를 제공할 수 있습니다. 현재 심사 진행 중입니다.
  • 지재권 구분 특허
  • 전략기술 분류 고집적, 저항기반 메모리

  • 특허 출원번호 10-2023-0009350 KIPRIS
  • IPC 코드 H01L29/786
  • 특허 출원일
  • 특허 등록번호

  • TRL 단계 3단계(실험실 규모의 기본성능 검증)
  • 연구실 홈페이지 https://anol.korea.ac.kr/