• 기술 세부내용 본 발명은 반도체 장치의 제조 과정에 있어서, 공정 난이도와 비용을 절감할 수 있는 비아 형성 방법, 이를 기반으로 하는 반도체 장치의 제조 방법 및 반도체 장치에 관한 것입니다. 본 발명에 따른 반도체 장치의 제조 방법은 리소그라피 또는 플라즈마 애칭 공정 등을 필요로 하지 않아, 이에 기인한 소자의 열화를 방지하면서도 공정 시간 및 비용을 절감할 수 있습니다.
  • 지재권 구분 특허
  • 전략기술 분류 반도체 첨단패키징

  • 특허 출원번호 10-2019-0160371 KIPRIS
  • IPC 코드 H01L21/768
  • 특허 출원일
  • 특허 등록번호 10-2302563

  • TRL 단계 3단계(실험실 규모의 기본성능 검증)
  • 연구실 홈페이지 https://anol.korea.ac.kr/